您現在的位置:華文縱覽 >科技

英特爾院士Johanna Swan:極致的異構整合是半導體封裝未來趨勢

2021-06-27 10:57:12科技

「先進封裝」是半導體產業近年來的熱詞之一,也掀起了封裝技術發展史上的第三次技術躍進。有人對它有一個形象比喻「攤大餅不行了,做一下千層餅試試吧」。為什麼這麼說?以2.5D、3D封裝為代表的、結合了晶片堆疊和異構封裝等技術的先進封裝,正在為摩爾定律指揮棒下的晶片實現爭取更優方案。對話英特爾院士/封裝研究與系統解決方案總監JohannaSwan,就先進封裝的關鍵技術、發展方向等問題進行了深入交流。

為什麼需要先進封裝?

多年來,業界並沒有在先進封裝上投入太多精力,但近年來情況發生了變化。JohannaSwan指出,由於先進封裝技術能夠整合多種製程工藝的計算引擎,實現類似於單晶片的效能,但其平臺範圍遠遠超過單晶片整合的晶片尺寸限制。這些技術將大大提高產品級效能和功效,縮小面積,同時對系統架構進行全面改造。正因如此,先進封裝成為各公司打造差異化優勢的一個重要領域,以及提升效能、提高功率、縮小外形尺寸和提高頻寬的機會。

從Intel的先進封裝技術路線圖可以看出,三大維度是未來方向:X軸代表功率效率,Y軸代表互連密度,Z軸代表可擴充套件性。

多區塊異構整合提升功率效率

JohannaSwan介紹,單獨IP的異構整合能夠帶來更大量的更小區塊,它們可以大量重複使用,開發時間從單片式整合SoC的3-4年、多晶片2-3年縮短至1年,並且晶片缺陷率進一步降低。這樣一來,便於根據客戶的獨特需求定製產品,滿足產品快速的上市需求。

多區塊異構整合能夠解決晶片設計和製造的諸多限制,但與此同時,它所帶來的影響也是深遠的,主要體現在兩方面:一是晶片間互連的微縮從焊接轉到混合結合(HybridBonding),二是大量區塊轉變到按批次組裝的精確放置,這樣又帶來了新的挑戰。

大量區塊如何保持製造流程以相同的速度進行?有更多的晶片需要放置,能否在一次只放置一個晶片的基礎上加快速度?英特爾正在考慮的解決方案是批次組裝/自組裝。

目前,英特爾正在與法國原子能委員會電子與資訊科技實驗室(CEA-LETI)合作,研究一次放置多個晶片,進行確定性對齊,並使用超小的晶片,進行快速放置,透過批次組裝,實現拾取更多、並放置更多晶片。JohannaSwan透過一個影片介紹了自組裝的大概機制:把晶片放在一個能夠將自身恢復到最低能量狀態的位置,這時就不需要裝置,只需要讓它足夠接近、試圖達到最低限度的能量狀態時,就會自己組裝、放置到位。在英特爾的封裝技術路線圖中,最新增加了混合結合自組裝研究為未來的方向。

為異構計算而生的混合結合技術

在英特爾的封裝技術路線中,混合結合是一種在相互堆疊的晶片間獲得更密集互連的方法,並且能夠幫助實現更小的外形尺寸。

當前的Foveros技術能實現的是凸點間距50微米,這將使每平方毫米有大約400個凸點。由於面積隨著凸點間距在微縮,未來,英特爾希望能縮減到大約10微米的凸點間距,達到每平方毫米10000個凸點。這樣,就可以實現更小、更簡單的電路,更低的電容和功耗,實際上可以進行相互疊加,不必做扇入(fan-in)和扇出(fan-out)。

JohannaSwan表示,混合結合可以說是為異構計算而生的,主要有兩大原因:第一,大多數封裝技術中使用的是傳統的「熱壓結合(thermocompressionbonding)」技術,而混合結合技術是這一技術的替代品。這項新技術能夠加速實現10微米及以下的凸點間距,提供更高的互連密度、頻寬和更低的功率。

第二,先進的處理系統需要高頻寬和子系統(處理器、片上網路和處理元件)之間的低功耗互連。傳統上,這些子系統都是單片整合在一個晶片上。隨著異構整合技術的發展,單片整合已經不再適用。擴大晶片之間的互連間距對於異構計算的發展非常重要,而混合結合技術就是解決這一問題的重要技術之一。

混合結合技術已經應用於諸如像影象感測器和非易失性儲存器等應用,目前,它的商業應用還侷限於晶圓與晶圓之間的結合,並且只能在低能耗的系統中。未來,混合結合會擴充套件到晶片與晶圓的應用中,以支援計算chiplet、記憶體chiplet的靈活異構整合,以及未來更高能耗的系統中。

JohannaSwan強調,定製將是下一階段異構整合的重要驅動力。透過將更多不同的節點或IP組合,在不同的製程或節點上進行整合,透過這種混合搭配,可以為特定客戶進行深度定製。

可擴充套件性是先進封裝的重要維度

可擴充套件性是英特爾先進封裝路線的又一個維度,在這個維度上,ODI和CO-EMIB是兩大關鍵技術。

英特爾構建高密度MCP的關鍵基礎技術包括EMIB、Foveros和Co-EMIB。其中,EMIB(嵌入式多晶片互連橋接)2D封裝和Foveros3D封裝技術利用高密度的互連技術,能夠實現高頻寬、低功耗,並實現相當有競爭力的I/O密度。Co-EMIB則融合了2D和3D,將更高的計算效能和能力連線起來,基本達到單晶片效能。

FOVEROS技術前文已提到過,它作為當前的混合結合技術方式,能夠為密度更高的垂直互連實現更小的尺寸。

那麼,ODI又是什麼技術呢?它是英特爾全新的全方位的互連技術,能夠為封裝中小晶片之間的全方位互連通訊提供靈活性。頂部晶片可以像EMIB技術下與其他小晶片進行水平通訊;同時還可以像Foveros技術下,透過矽通孔(TSV)與下面的底部裸片進行垂直通訊。這種方法減少了基底晶片中所需的矽通孔數量,為有源電晶體釋放了更多的面積,並優化了裸片的尺寸。

極致的異構整合是半導體封裝未來趨勢

談到先進封裝,小晶片Chiplet是一個必須要探討的話題。JohannaSwan認為,小晶片最重要的事情是它能夠幫助我們獲得越來越小的IP。一旦擁有較小的IP,它就可以混合在眾多產品中,這可以具有非常高的重用水平,可以根據放入封裝中的產品進行深度定製。

而定製將是實現下一階段異構整合的驅動力,透過將更多不同的節點或IP組合,在不同的製程或節點上進行整合,透過這種混合搭配,可以為特定客戶進行深度定製。

她強調,極致的異構整合是方向,也是封裝技術的未來趨勢。封裝技術將繼續具有縮小尺寸的特徵,能夠將越來越小的IP和越來越小的區塊集合在一起。歸根結底,我們擁有的發展機會是在每毫米立方體上提供最多的區塊並獲得每毫米立方體最多的功能,所以我們還沒有走到極限。封裝將繼續小型化和縮小尺寸,以便獲取有限體積內的最大功能。